Date de mise à jour : 12/03/2019 | Identifiant OffreInfo :
14_AF_0000028756
Organisme responsable :
Certyou
Décrire la nouvelle technologie de processeurs zSeries.
Coder les nouveaux processeurs zSeries (z9 à z196).
Coder les canaux FICON et le canal à canal FICON.
Coder l'unité de couplage et les liaisons connexes.
Créer un fichier de travail de définition des entrées-sorties (IODF) à partir de zéro.
Utiliser un outil de mappage de code d'utilisation de voie logique pour créer un fichier de travail de définition des entrées-sorties validé.
Élaborer un fichier de production de définition des entrées-sorties (IODF) à l'aide d'un fichier de travail de définition des entrées-sorties.
Apporter des modifications d'entrées-sorties dynamiques à un véritable système z/OS.
Élaborer un membre LOADxx parmlib pour procéder au chargement initial (PCI).
Afficher la configuration sous forme graphique.
Créer des rapports de configuration pertinents.
Introduction à la définition de configuration matérielle (HCD) :
-Examen du programme de configuration des entrées-sorties et de la macro MVSCP (programme de configuration du -système d'exploitation à mémoires virtuelles multiples)
-Dialogue HCD
-Concepts de partitionnement logique (LPAR) et d'unité de contrôle logique
-Cartes systèmes ouverts (OSA), OSA/ICC et technologies HiperSocket.
Examen du matériel zSeries :
-Exercice 1: Présentation de l'environnement de laboratoire
-Exercice 2: Familiarisation avec la définition de configuration matérielle (HCD)
-Architecture d'entrée-sortie zSeries : sous-systèmes de voie logique
-Concepts évolués de l'unité de disque : volume d'adressage étendu/accès en parallèle aux volumes et ensembles de sous-canaux multiples.
Attestation d'acquis ou de compétences;Attestation de suivi de présence
Non certifiante
Sans niveau spécifique
Information fournie par :